문서 ID: 000084124 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

ARRIA II GX 장치에서 ALTMEMPHY 기반 IP를 구현할 때 mem_clk 핀이 있는 I/O 은행의 VREF 핀을 연결해야 합니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    예, ARRIA® II GX 장치에서 ALTMEMPHY 기반 DDR3/DDR2 SDRAM IP를 구현할 때 mem_clk 핀이 있는 I/O 은행의 VREF 핀을 0.75V/0.9V에 연결해야 합니다.

    Arria II GX 장치에서 차등 SSTL 표준의 입력 버퍼는 진정한 차등이며 VREF 핀이 필요하지 않지만, 모방 입력 피드백 경로(mem_clk 전용)는 단일 엔드 버퍼를 사용하고 있습니다. 따라서 mem_clk 핀이 있는 I/O 은행의 VREF 핀이 DDR3/DDR2 SDRAM 인터페이스에 대해 각각 최대 0.75V/0.9V로 구동되도록 해야 합니다.

    관련 자료

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Arria® II GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.