문서 ID: 000084129 콘텐츠 형태: 오류 메시지 마지막 검토일: 2013-02-12

경고: altera_mem_if_sequencer_cpu_no_ifdef_params_sim_cpu_inst_test_bench/av_ld_data_aligned_unfiltered x

환경

    인텔® Quartus® II 구독 에디션
    시뮬레이션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

UniPHY 기반 메모리 컨트롤러를 시뮬레이션할 때 위의 경고가 발생할 수 있습니다. 이 경고는 메모리 컨트롤러에서 Nios 시퀀서가 시작되는 동안 실수로 액세스한 두 개의 비니티리얼화 레지스터 파일로 인해 발생합니다.

해결 방법

이 경고를 해결하려면 다음 해결 방법을 구현하십시오.

1) altera_mem_if_sequencer_cpu_no_ifdef_params_sim_cpu_inst.v 파일 열기

2) altsyncram의 두 인스턴스에 대해 다음 줄을 추가합니다.

the_altsyncram.intended_device_family = "STRATIXIV"

intended_device_family 사용된 FPGA 장치 제품군(STRATIXIII, STRATIXIV 등)으로 변경합니다. 인스턴스는 다음과 같습니다.

altsyncram the_altsyncram(

.address_a(wraddress),

.address_b(rdaddress),

.clock0(클럭),

.data_a(데이터),

.q_b(ram_q),

.wren_a (렌) );

defparam

the_altsyncram.address_reg_b = "CLOCK0",

the_altsyncram.intended_device_family = "STRATIXIV",

the_altsyncram.maximum_depth = 0,

the_altsyncram.numwords_a = 32,

the_altsyncram.numwords_b = 32,

the_altsyncram.operation_mode = "DUAL_PORT",

the_altsyncram.outdata_reg_b = "등록되지 않은",

the_altsyncram.ram_block_type = "AUTO",

the_altsyncram.rdcontrol_reg_b = "CLOCK0",

the_altsyncram.read_during_write_mode_mixed_ports = "DONT_CARE",

the_altsyncramthe_altsyncram.width_b = 32,

the_altsyncram.widthad_a = 5,

the_altsyncram.widthad_b = 5;

 

이 문제는 인텔® Quartus® Prime 소프트웨어 버전 12.1.1에서 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 20 제품

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Cyclone® V SE SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.