문서 ID: 000084174 콘텐츠 형태: 문제 해결 마지막 검토일: 2016-11-03

트리플 스피드 이더넷 IP 코어가 노드 in_data_buffer[*]에서 out_data_buffer[*]로 타이밍을 위반하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    일부 트리플 스피드 이더넷 IP 코어 변형에는 클럭 도메인 교차 어댑터에 필요한 SDC 제약 조건이 누락되어 타이밍 위반이 발생할 수 있습니다.
    영향을 받는 트리플 스피드 이더넷 변형에는 다음 옵션이 활성화되어 있습니다.

    · 코어 변형: 10/100/1000Mb 이더넷 MAC, 및
    · 통계 카운터는 포함되지 않으며,
    · 다음 옵션 중 하나가 활성화됩니다.
    - MAC 10/100 절반 듀플렉스 지원
    - ECC 보호
    - 타임스탬핑

    위반 경로 예:

    보낸 사람
    top_module:u0|top_module_eth_module:eth_module|top_module_eth_module_eth_tse_1:eth_tse_2|altera_eth_tse_fifoless_mac:i_tse_fifoless_mac_0|altera_tse_top_wo_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_wo_fifo:U_MAC|altera_tse_ptp_1588_tx_top:U_PTP_TX|altera_tse_clock_crosser: clock_crosser_period_adjust|in_data_buffer[24]

    받는 사람:
    top_module:u0|top_module_eth_module:eth_module|top_module_eth_module_eth_tse_1:eth_tse_2|altera_eth_tse_fifoless_mac:i_tse_fifoless_mac_0|altera_tse_top_wo_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_wo_fifo:U_MAC|altera_tse_ptp_1588_tx_top:U_PTP_TX|altera_tse_clock_crosser: clock_crosser_period_adjust|out_data_buffer[24]

    해결 방법

    통계 카운터가 활성화되어 있는 트리플 스피드 이더넷 IP 코어를 생성합니다('통계 카운터 포함' 옵션을 선택했습니다).

    이 문제는 Quartus® 소프트웨어 버전 16.0.2에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.