오류: add_fileset_file: "add_fileset_file 케이던스/altera_irq_clock_crosser.sv SYSTEM_VERILOG_ENCRYPT PATH "케이던스/altera_irq_clock_cros 실행하는 동안 이러한 파일 15.0/ip/altera/merlin/altera_irq_clock_crosser/케이던스/altera_irq_clock_crosser.sv 없음

Quartus® II 소프트웨어 버전 15.0의 문제로 인해 altera_irq_clock_crosser VHDL 시뮬레이션 모델과 테스트벤치를 생성하지 못합니다. 아래 오류가 나타날 수 있습니다.

오류: add_fileset_file: 이러한 파일 15.0/ip/altera/merlin/merlin/altera_irq_clock_crosser/케이던스/altera_irq_clock_crosser.sv 실행 중"add_fileset_file 케이던스/altera_irq_clock_crosser.sv SYSTEM_VERILOG_ENCRYPT PATH "케이던스/altera_irq_clock_crosser.sv" {CADENCE_SPECIFIC}(절차 "sim_vhdl" 라인 4) "sim_vhdl altera_irq_clock_crosser 내에서 호출"

이 문제를 해결하려면 다음 파일인 altera_irq_clock_crosser_hw.tcl을 다음과 같이 수동으로 업데이트합니다.

1. 텍스트 편집기에서 열기< install_path>\ip\altera\merlin\altera_irq_clock_crosser\altera_irq_clock_crosser_hw.tcl
2. proc sim_vhdl 찾아보기(15.0b129의 56줄)
3. 다음 두 줄을 제거합니다.
1. add_fileset_file 케이던스/altera_irq_clock_crosser.sv SYSTEM_VERILOG_ENCRYPT PATH "케이던스/altera_irq_clock_crosser.sv" {CADENCE_SPECIFIC}
2. add_fileset_file 시놉시스/altera_irq_clock_crosser.sv SYSTEM_VERILOG_ENCRYPT PATH "synopsys/altera_irq_clock_crosser.sv" {SYNOPSYS_SPECIFIC}
4. Qsys에서 altera_irq_clock_crosser_hw.tcl을 저장하고 다시 열거나 새로 고침(F5)

이 문제는 Quartus II 소프트웨어의 향후 버전에서 해결됩니다.