문서 ID: 000084185 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-11-20

특정 상황에서 Qsys 오류 메시지를 호출할 수 있는 예제 디자인 버튼 생성

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Qsys IP 카탈로그에서 Qsys 시스템에 Arria 10 EMIF IP가 추가되면, IP 매개변수에서 예제 디자인 생성 단추 활성화 편집자는 다음 Qsys 오류 메시지가 나타날 수 있습니다. 오류가 있을 때는 설계를 생성할 수 없습니다. 오류 언급된 것은 Qsys 메시지에 표시되는 시스템 수준 연결 오류입니다. 창, 창, 이러한 오류는 IP 예시 설계와 관련이 없습니다.

    해결 방법

    이 문제의 해결 방법은 예제 디자인을 호출하여 생성하는 것입니다. Quartus IP 카탈로그의 EMIF IP 매개변수 편집기.

    이 문제는 향후 버전에서 해결될 것입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.