문서 ID: 000084191 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-04-01

RTL 시뮬레이션 중 동기 클리어(sclr) 신호를 어설션한 후 SCFIFO의 q 출력이 잘못된 값을 표시하는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어의 문제로 인해 RTL 시뮬레이션 중에 SCFIFO 시뮬레이션 모델이 잘못 작동할 수 있습니다. sclr 신호를 어설션한 후 SCFIFO의 q 출력이 등록된 출력이 있는 SCFIFO 메가 기능 또는 등록되지 않은 출력이 있는 SCFIFO 메가 기능용 모든 X의 0을 잘못 구동합니다.

SCFIFO 및 DCFIFO Megafunction User Guide(PDF)에 기록된 바와 같이, sclr 신호의 주장 후 q 출력은 등록된 출력으로 SCFIFO 메가 기능의 마지막 값을 유지하거나 등록되지 않은 출력이 있는 SCFIFO 메가 기능의 첫 번째 데이터 단어를 표시해야 합니다. SCFIFO의 게이트 레벨 시뮬레이션이 올바르게 동작합니다.

해결 방법

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.