문서 ID: 000084197 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-08-06

D3 지연 체인 1에 대한 ECO 변경 사항이 올바르게 구현되지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 14.0 및 이전 버전의 문제로 인해 D3 지연 체인 1에 대한 ECO 변경 사항이 올바르게 구현되지 않을 수 있습니다. 변경 사항이 적용되지 않으며 타이밍 넷리스트 또는 하드웨어에서 차이가 나타나지 않습니다.

    이 문제는 Arria® V 및 Cyclone® V 장치에 영향을 줍니다.

    해결 방법

    이 문제를 해결하려면 ECO 흐름을 사용하여 D3 지연 체인 1 설정을 수정하지 마십시오.

    D3_DELAY 할당을 사용하고 설계를 다시 컴파일하여 D3 지연 체인 1 값을 설정할 수 있습니다.

    이 문제는 Quartus® II 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    Arria® V FPGA 및 SoC FPGA
    Cyclone® V FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.