문서 ID: 000084218 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2015-01-01

HLGPI[13:0] 입력 전용 핀에 대한 인터럽트 지원을 활성화하려면 어떻게 합니까?

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

HPS DDR 컨트롤러와 함께 Cyclone® V SX 장치 공유 핀의 HLGPI[13:0] 입력 전용 핀. 이러한 GPI 핀의 핀 위치를 식별하려면 관련 솔루션을 참조하십시오.

물리적으로 HLGPI[13:0] 신호는 HPS 의 GPIO2_porta_input[13:26] 에 연결됩니다. GPIO2 구성 요소의 다른 GPIO와 마찬가지로 인터럽트를 생성하도록 HLGPI를 구성할 수 있습니다.

GPIO 인터럽트 구성하려면 gpio_inten, gpio_intmask, gpio_inttype_leve l, gpio_int_polarity 레지스터 등 다음 레지스터를 구성합니다. 이러한 레지스터는 Cyclone V HPS 레지스터 주소 지도 및 정의 웹 페이지의 Cyclone V HPS 장치의 주소 맵 에서 찾을 수 있습니다.

해결 방법

.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Cyclone® V SX SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.