문서 ID: 000084269 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Quartus II 소프트웨어가 이전에 PCIe HIP의 잘못된 핀 배치를 허용한 경우 사용할 수 있는 해결 방법이 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus의 버그로 인해® II 소프트웨어 10.0sp1 및 이전 버전, PCIe에 대한 잘못된 핀 위치 할당® HIP가 허용되었습니다.

PCIe HIP lane0이 마스터 트랜시버 블록 채널0과 다른 물리적 채널에 잘못 배치된 경우, 사용 가능한 유일한 해결 방법은 다음과 같습니다.

1. HardIP를 SoftIP로 교체
2. 수정된 핀으로 PCB를 재스핀합니다.
3. PCI Express "레인 반전" 기능을 활용하여 x1 구성을 활성화하려고 시도합니다.

PCIe HIP가 x1 및 Quartus II 소프트웨어 10.0으로 구성되어 있고 이전 버전에서 마스터 트랜시버 블록 채널 1에 레인0을 할당할 수 있는 경우, PCIe HIP는 자동으로 레인 반전 기능을 사용하고 최대 x1 레인까지 연결합니다.

For Cyclone® IV GX 소프트웨어는 채널1에 레인0이 있는 x1 PCIe HIP를 PCB에서 사용하거나 연결하지 않은 경우, PCIe HIP 코어를 채널 1의 레인0과 채널 0의 레인 1이 있는 x2 인터페이스로 재생성하기만 하면 됩니다. 그런 다음 코어는 레인 반전 기능을 사용하여 x1 인터페이스로 자동으로 다운트레인됩니다.

Quartus II 소프트웨어 버전 잘못된 핀 할당이 이루어지면 10.1 릴리스 및 최신 버전이 오류 발생합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

Stratix® IV GT FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Acex® 1K

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.