설명
PCIe® HIP(루트 포트)는 메모리 읽기 TLP를 엔드포인트로 보낸 다음 PCIe HIP(루트 포트)가 끝점에서 완료 TLP를 받습니다. 엔드포인트가 메모리 읽기/쓰기 TLP를 PCIe HIP(루트 포트)로 전송하지만 TLP가 PCIe HIP의 Avalon-ST 인터페이스에 존재하지 않는 경우. 이 경우 PCIe HIP(루트 포트)가 TLP를 떨어뜨리거나 TLP가 엔드포인트로 전송되지 않았는지 확인해야 합니다. PCIe HIP의 PIPE 인터페이스 신호를 관찰하여 TLP가 PCIe HIP의 PHY 레이어에 의해 수신되는지 확인할 수 있습니다.
트리거 조건을 아래와 같이 설정하십시오.
test_out[24] (rxvalid) = '1'
test_out[23] (rxdatak) = '1'
test_out[22:15](rxdata) = 'fb'(K28.7, TLP 시작)
트리거 조건을 충족할 수 없으면 엔드포인트가 TLP를 PCIe HIP(루트 포트)로 보내지 않음을 의미합니다.