문서 ID: 000084292 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-11-02

PCI Express IP 코어용 하드 IP의 Avalon-ST 변형용 출력 포트 정의가 스케일러에서 벡터 유형으로 변경됨

환경

    인텔® Quartus® II 구독 에디션
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

다음 출력 포트는 Quartus II 소프트웨어 rx_st_eop, rx_st_err, rx_st_sop, rx_st_valid, tx_st_eop, tx_st_err, tx_st_sop, 의 버전 14.0에서 스칼라로 정의되었습니다 tx_st_valid. 이러한 포트는 Quartus II 소프트웨어의 15.0 버전에서 벡터로 정의됩니다.

해결 방법

이 변경 사항은 Verilog HDL에 영향을 미치지 않습니다. VHDL의 경우 15.0부터 시작하는 구문을 사용하여 이러한 포트를 std_logic_vector (0 downto 0) 벡터로 재정의해야 할 수도 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.