문서 ID: 000084305 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-11-03

Gen3용 PCIe 하드 IP 코어를 시뮬레이션할 때 FS(풀 스윙)와 LF(저주파) 값이 0인 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • 시뮬레이션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    FS 및 LF의 값이 Gen3에 대해 0인 Stratix® V 및 Arria® V GZ 장치 제품군을 타겟팅할 때 PCIe® 하드 IP 시뮬레이션 모델에 문제가 있습니다.  특정 버스 기능 모델(BFM)은 FS 및 LF가 PCIe 사양을 위반하는 값을 가지고 있다는 오류를 보고할 수 있습니다.

    해결 방법 이 문제는 Quartus® II 소프트웨어의 향후 버전에서 해결됩니다.  업데이트된 시뮬레이션 모델이 필요한 경우 서비스 요청을 제출하고 ID 번호 FB156219를 참조합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    Arria® V GZ FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.