문서 ID: 000084312 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-03-26

DSP 블록 병합이 발생하지 않는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어는 Cyclone® V, Arria® V 및 Stratix® V 장치 제품군을 사용할 때 독립 승수를 하나 또는 두 개의 DSP 블록으로 병합할 수 없습니다.

예를 들어:

3개의 9x9 독립 체배기가 하나의 DSP 블록으로 병합되는 대신 3개의 DSP 블록에 맞습니다.

2개의 16x16 독립 체배기가 하나의 DSP 블록으로 병합되는 대신 두 개의 DSP 블록에 맞습니다.

3개의 18x18 독립 체배기가 2개의 DSP 블록으로 병합되는 대신 3개의 DSP 블록에 맞습니다.

해결 방법

독립 멀티플라이어의 병합은 Quartus® II 소프트웨어가 장치 또는 LogicLock 영역 내에서 DSP 블록이 충분하지 않다고 판단할 때 자동으로 적용됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 15 제품

Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.