문서 ID: 000084332 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-04-03

클럭 중 하나를 사용할 수 없는 경우 수동 클럭 전환 사용 옵션은 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

대부분의 장치 제품군은 수동 클럭 전환에 두 클럭이 모두 실행되어야 한다는 것을 핸드북에 명시합니다.

  • 수동 클럭 전환 이벤트를 시작하려면 clkswitch 신호가 높을 때 inclk0과 inclk1이 모두 실행되어야 합니다. 이 요구 사항을 충족하지 못하면 클럭 전환이 제대로 작동하지 않습니다.

이 요구 사항을 사용하면 기본 클럭이 실패할 경우 백업 클럭으로 전환해야 하는 클럭 중복 응용 프로그램에 수동 클럭 전환은 사용할 수 없습니다.

해결 방법

클럭 중복이 필요한 경우 자동 클럭 전환 기능을 사용할 수 있지만 FPGA 구성될 때 두 클럭이 모두 실행되고 있는지 확인해야 합니다.  이 요구 사항을 충족할 수 없는 경우 PLL에서 클럭 전환 기능을 비활성화하고 대신 입력 핀과 PLL 사이의 클럭 경로에 클럭 제어 블록을 디자인에 삽입할 수 있습니다.  이렇게 하면 클럭이 실행되고 있다는 요구 사항 없이 두 개의 클럭 핀 중에서 수동으로 선택할 수 있습니다.

참고로, 입력 경로에 클럭 제어 블록을 삽입하면 PLL을 공급하는 클럭이 전역 네트워크를 통해 구동되므로 지터가 증가하고 클럭 경로가 완전히 보상되지 않을 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 25 제품

Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Stratix® V GS FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.