문서 ID: 000084351 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-01-01

PLL 재구성, 인텔® Arria® V, Cyclone® V 및 Stratix® V 장치에 대해 생성된 mif 파일에 알려진 문제가 있습니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    예, Arria® V, Cyclone® V 또는 Stratix® V 장치에 대한 메모리 초기화 파일(.mif)을 생성하는 데 Altera_PLL Megawizard를 사용하면 생성된 파일에 잘못된 데이터 대역폭 필드가 포함됩니다.

    해결 방법

    데이터 대역폭 필드를 올바른 값으로 업데이트합니다.  필드의 위치는 661의 표 7: Altera PLL 및 Altera PLL 재구성 IP 코어로 분수 PLL 재구성 구현 에 표시됩니다. 올바른 대역폭 설정은 PLL 재구성 계산기를 사용하여 찾을 수 있습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 14 제품

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Stratix® V E FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V E FPGA
    Stratix® V GS FPGA
    Cyclone® V ST SoC FPGA
    Arria® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Arria® V GZ FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GT FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.