문서 ID: 000084413 콘텐츠 형태: 문제 해결 마지막 검토일: 2011-11-18

UniPHY 외부 메모리 인터페이스의 잘못된 클럭 불확실성

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    DQS로 클럭된 읽기 FIFO와 관련된 클럭 불확실성 부정확한 설정과 슬랙 값을 보유할 수 있습니다.

    해결 방법

    이 문제의 해결 방법은 PHY .sdc 파일을 수동으로 편집하는 것입니다. <variation_name>/constraints/ 디렉토리를 클릭하고 다음 두 줄을 멀티사이클 제약 조건에 추가합니다. 파일 섹션:

    set_max_delay -from *ddio_in_inst_regout* -0.05 set_min_delay -from *ddio_in_inst_regout* [expr - 0.05].

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.