문서 ID: 000084435 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-10-05

리드 솔로몬-II 코어의 지연 시간은 무엇입니까?

환경

  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    클럭 사이클에서 RS-II 코어를 통한 지연 시간은 다음 공식을 통해 계산할 수 있습니다.

    L= N 6.5CHECK 8

    여기서 코드워드당 기호 수를 N으로 표시하고 패리티 심볼 수를 확인하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 25 제품

    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® IV GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V GX FPGA
    Stratix® V GT FPGA
    인텔® Arria® 10 GT FPGA
    Arria® V GT FPGA
    Stratix® IV GX FPGA
    Arria® II GX FPGA
    인텔® Arria® 10 GX FPGA
    Arria® II GZ FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    인텔® Arria® 10 SX SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® IV E FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA
    인텔® MAX® 10 FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.