문서 ID: 000084445 콘텐츠 형태: 설치 및 설정 마지막 검토일: 2014-11-26

PCIe용 Stratix® V 인텔 FPGA IP 재생하려면 어떻게 합니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • PCI Express* 인텔® FPGA IP용 Arria® V 하드 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 13.1 이전의 문제로 인해, Stratix® V FPGA 프로젝트가 열리지 않고 IP 매개변수 편집기를 연 경우 PCIe용 IP를 재생성할 때 다음 오류가 나타날 수 있습니다.

    오류: 시뮬레이션 모델 생성 실패: <설치 경로>////sopc_builder/bin/ip-make-simscript --spd=<프로젝트 경로>/<개인 이름>.spd --출력-디렉터리=<프로젝트 경로>/<개인 이름>_sim

    해결 방법

    이 문제를 해결하려면 IP 매개변수 편집기를 시작하기 전에 Stratix V FPGA 프로젝트를 열거나 만듭니다.

    이 문제는 Quartus II 소프트웨어 버전 13.1에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® V FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.