문서 ID: 000084498 콘텐츠 형태: 문제 해결 마지막 검토일: 2016-08-22

derive_pll_clocks 사용할 때 ALTPLL에 대한 클럭 제약이 잘못된 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 Quartus® Prime 소프트웨어 버전 16.0 및 16.0 업데이트 1의 문제로 인해 derive_pll_clocks 생성된 제약조건에서 위상 값이 올바르지 않다는 것을 알 수 있습니다. 이는 ALTPLL IP를 사용할 때 발생합니다.
해결 방법 이 문제는 Quartus Prime 소프트웨어 버전 16.0 업데이트 2부터 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.