문서 ID: 000084500 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2012-09-11

DDR3 컨트롤러를 72비트 x4 DDR3 RDIMM에 연결하려면 어떻게 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

RDIMM에 연결된 x4 DQS 그룹이 있는 DDR3 컨트롤러를 설계할 때는 컨트롤러의 DQ/DQS 그룹화를 RDIMM 장치 사양의 DQ/DQS 그룹화와 비교해야 합니다.

예를 들어, RDIMM 이 마이크론 MT36JSF2G72PZ DIMM인 경우, DQ/DQS 그룹화는 DDR3 컨트롤러와 RDIMM의 기능 다이어그램 간에 다릅니다. 이름 차이에도 불구하고 DQS가 해당 DQ 비트와 그룹화되어 있는지 확인해야 합니다.

DDR3 컨트롤러는 다음 DQ/DQS 매핑을 사용합니다.
DQS0 - DQ3:0
DQS1 - DQ7:4
DQS2 - DQ11:8
...
DQS15 - DQ63:60
DQS16 - DQ67:64(CB3:0)
DQS17 - DQ71:68(CB7:4)

72비트 RDIMM 은 다음 DQ/DQS 매핑을 사용합니다.
DQS0 - DQ3:0
DQS1 - DQ11:8
DQS2 - DQ19:16
...
DQS15 - DQ55:52
DQS16 - DQ63:60
DQS17 - CB7:4(DQ71:68)

DDR3 컨트롤러의 매핑은 변경할 수 없습니다. FPGA DQ 핀은 이름이 같은 RDIMM 커넥터의 핀에 직접 연결할 수 있습니다. DQS0과 DQS17은 둘 간의 일치하지만 DQS1에서 DQS1을 통해 DQS16을 보드에 다시 매핑해야 합니다. 매핑은 다음과 같습니다.

FPGA 핀이 RDIMM 커넥터 핀에 연결됩니다.
---------------------------------------------------------
DQS0 DQS0
DQS1 DQS9
DQS2 DQS1
DQS3 DQS10
DQS4 DQS2
DQS5 DQS11
DQS6 DQS3
DQS7 DQS12
DQS8 DQS4
DQS9 DQS13
DQS10 DQS5
DQS11 DQS14
DQS12 DQS6
DQS13 DQS15
DQS14 DQS7
DQS15 DQS16
DQS16 DQS8
DQS17 DQS17

이 매핑을 통해 DQ 비트는 FPGA RDIMM에 해당하는 DQS 비트로 그룹화됩니다. 설계는 Quartus® II 소프트웨어에서 성공적으로 컴파일되고 보드에서 성공적으로 보정되어야 합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 8 제품

Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® V GT FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GX FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.