문서 ID: 000084543 콘텐츠 형태: 오류 메시지 마지막 검토일: 2013-09-10

중요 경고(169244): 은행의 단일 엔드 출력 또는 양방향 핀의 총 수는 전용 LVDS, RSDS 또는 미니 LVDS 출력이 존재하는 은행에서 권장 금액을 초과했습니다.

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

이 경고는 동일한 I/O 은행에서 차등 및 단일 엔드 I/O 표준을 사용할 때 Quartus® II 소프트웨어 버전 13.0sp1의 Cyclone® V 장치를 사용하는 설계에 대해 생성됩니다. 그러나 이 경고는 단일 엔드 I/O 핀만 포함된 은행의 실수로 발생할 수도 있습니다.

해결 방법

단일 엔드 I/O 표준만 포함된 은행에 LVDS, RSDS 또는 미니 LVDS 신호가 없는 경우 경고를 무시할 수 있습니다.

중요한 경고는 Quartus® II 소프트웨어 버전 14.1에서 수정되어 유효한 경우에만 생성될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 6 제품

Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V E FPGA
Cyclone® V SE SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.