문서 ID: 000084551 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-06-30

DFE_control 레지스터가 Stratix® V GX, GS 및 GT 장치의 읽기(R) 또는 쓰기(W) 위치입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

DFE_control 레지스터는 Stratix® V GX, GS 및 GT 장치의 읽기(R) 전용 위치입니다.

이는 Altera® 트랜시버 PHY IP 코어 사용 설명서의 버전 1.7에서 RW로 잘못 표시됩니다.

해결 방법

이는 Altera 트랜시버 PHY IP 코어 사용 설명서의 향후 개정판에서 업데이트될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

Stratix® V GX FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.