문서 ID: 000084633 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-12-31

트랜시버 에지 민감 입력 신호가 Cyclone V, Arria V 및 Stratix V 트랜시버 장치에 영향을 미치지 않는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

rx_std_wa_patternalign 신호와 같은 Cyclone® V, Arria® V 및 Stratix® V 장치 트랜시버 에지 민감 신호를 구동할 때는 여전히 최소 펄스 폭 요구 사항을 준수해야 합니다. 최소 일반적인 펄스 폭은 두 개의 병렬 클럭 사이클입니다.

해결 방법

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 8 제품

Arria® V GX FPGA
Arria® V SX SoC FPGA
Cyclone® V SX SoC FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.