설명
"여러 마스터와 함께 트리플 스피드 이더넷 IP 코어를 사용하고 두 마스터가 동시에 읽으려고 하면 두 번째 트랜잭션이 잘못된 데이터를 반환합니다."
백백 트랜잭션이 발생할 때 트리플 스피드 이더넷 IP 코어에 문제가 있습니다. 이 문제는 여러 마스터가 이 코어에 액세스할 때만 표시됩니다. 이 문제는 Quartus® II 소프트웨어의 이후 버전에서 해결됩니다.
백투백 트랜잭션 사이에 클럭 사이클 지연이 추가되는 트리플 스피드 이더넷 앞에 사용자 지정 구성 요소를 배치하여 문제를 방지할 수 있습니다.