문서 ID: 000084661 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-04-02

타사 PCI BFM(Express Bus Functional Model)이 EDS(End of Data Stream) 토큰 뒤에 잘못된 기호에 플래그를 지정하는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

PCI Express®용 Arria® V GZ 및 Stratix® V 하드 IP로 인해 타사 BFM은 다음과 같은 이유로 EDS 다음에 잘못된 기호에 플래그를 지정할 수 있습니다.

PCI Express용 하드 IP가 핫 리셋에 들어가면 LTSSM(Link Training Status State Machine)이 먼저 복구 상태를 통과합니다. 회복 중일 때. 유휴 상태인 경우 데이터 스트림을 시작합니다. 핫 리셋 상태로 들어가기 전에 IP는 EDS를 전송하여 데이터 스트림을 종료합니다.

PCI Express 사양에 따라 하드 IP는 EDS 이후에 EIEOS를 보내야 하지만 그렇지 않습니다. 하드 IP는 핫 리셋 비트가 설정된 TS1과 함께 EDS를 따릅니다.

이 문제는 시뮬레이션에서 볼 수 있습니다. 실제 하드웨어 테스트에서 관찰된 영향은 없습니다.

해결 방법

타사 BFM의 오류를 무시합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Arria® V GZ FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.