문서 ID: 000084684 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

전체 속도 쓰기 avalon 메모리 매핑 인터페이스를 설명하는 고성능(HP) DDR2 컨트롤러 사용자 가이드의 그림 4-4에서 'local_burstbegin' 신호가 누락된 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

DDR/DDR2 HP 컨트롤러 사용자 가이드의 그림 4-4에서 메모리 매핑 파형에 avalon 전체 속도 쓰기에서 local_burstbegin 신호가 누락되었습니다. Local_burstbegin Avalon 사양을 따릅니다. 표 3-1 Avalon 인터페이스 사양 (PDF) 이 신호를 "대기자 및 기타 신호에 관계없이 각 전송의 첫 번째 주기에 대해 시스템 상호 연결 패브릭에 의해 주장됨"으로 설명합니다.

쓰기용 DDR2 HP 컨트롤러에서 각 버스트 전송 시작 시 1 클럭 주기에 대해 local_burstbegin 주장해야 합니다. 슬레이브가 local_ready(Avalon waitrequest_n)를 해제한 경우에도 버스트 전송당 1주기 동안만 높은 상태를 유지해야 합니다. 슬레이브가 local_ready 해제한 경우, 마스터는 local_ready 다시 높아질 때까지 다른 모든 요청 신호(local_write_req, local_addr, local_size 등)를 유지해야 하지만 local_burstbegin 계속 주장해서는 안 됩니다.

local_burstbegin 읽기 요청이 어설션되고 데이터를 읽어야 하는 local_address 메모리에 제공될 때 1 클럭 주기에 대해 주장되는 읽기 거래에도 사용됩니다. local_ready(Avalon waitrequest_n)이 해제된 경우, 마스터는 local_ready 다시 높아질 때까지 모든 요청 신호(local_read_req, local_address, 로컬 크기 등)를 유지해야 하지만 local_burstbegin 계속 주장해서는 안 됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

Stratix® III FPGA
Stratix® II FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.