문서 ID: 000084739 콘텐츠 형태: 오류 메시지 마지막 검토일: 2014-04-30

경고(12283): 트랜시버 refclk clk buf/pin에 대한 할당 INPUT_TERMINATION 지원되지 않습니다.

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 Arria® V, Cyclone® V 및 Stratix® V 장치에서는 트랜시버 핀에서 INPUT_TERMINATION 할당을 사용할 수 없습니다.
해결 방법

핀 INPUT_TERMINATION \'Transceiver 전용 Refclk Pin 종단\'으로 변경하고 적절한 Quartus® 설정 파일(QSF) 할당을 선택합니다.
이러한 할당을 사용하는 방법에 대한 자세한 내용은 Altera 트랜시버 PHY IP 코어 사용자 가이드 를 참조하십시오.

예를 들어, 옵션 DC_COUPLING_INTERNAL_100_OHM 사용되는 경우 .qsf 파일이 아래와 같이 나타납니다.

set_instance_assignment -name XCVR_REFCLK_PIN_TERMINATION DC_COUPLING_EXTERNAL_100_OHMS -to

관련 자료

관련 제품

이 문서는 다음 항목에 적용됩니다. 12 제품

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.