문서 ID: 000084764 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Stratix® EP1S40 장치에서 FPLL을 사용할 때 Quartus® II 버전 4.0 SP1의 빠른 PLL(FPLL) 보상 값에 변경 사항이 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 예, Quartus® II 소프트웨어 버전 4.0 이상은 코너 FPLL을 사용할 때 400ps, 측면 FPLL을 사용하여 RCLK 네트워크를 구동할 때 1.99ns로 지역 클럭 네트워크 지연에 대해 과도하게 보상했습니다. Quartus II 버전 4.0 SP1이 이 버그를 해결합니다. FPLL을 사용하여 GCLK 네트워크를 구동하는 고객은 Quartus II ver 3.0 SP1 이상을 사용할 때 이 초과 보상을 볼 수 없습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.