문서 ID: 000084780 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

FPGA IBIS 모델이 FPGA 출력 신호의 의무 주기 왜곡을 정확하게 반영합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 IO 버퍼 모델은 버퍼 자체에 의해 발생하는 듀티 사이클 왜곡을 정확하게 반영합니다.  그러나 버퍼 모델은 출력 버퍼에 공급되는 신호의 DCD를 나타내지 않습니다.  출력 버퍼에 소스에서 공급되는 신호가 있을 수 있으므로 시뮬레이션 모델은 공급되는 DCD의 크기에 대한 개념이 없습니다.

시뮬레이션 도구 공급업체에 문의하여 도구가 이를 모델링할 수 있는지 에 대한 자세한 내용을 확인하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® II FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.