설명
차등 SSTL 및 HSTL은 원하는 기능 유형(입력, 출력, 클럭 등)에 따라 Stratix® 및 Stratix GX 장치에 대한 고유한 구현을 제공합니다. 다음 목록은 세부 사항을 자세히 설명합니다.
차등 HSTL 전용 클럭:
입력: 차등 HSTL 클럭 입력은 전용 차동 버퍼(VREF 연결 없음)를 사용합니다. 따라서 차등 HSTL 입력은 단일 엔드 신호에 영향을 미치는 패드 배치 규칙의 적용을 받지 않습니다. 또한 차등 HSTL 클럭 입력은 그렇지 않음 LVDS와 같은 다른 차등 신호에 적용되는 패드 배치 규칙의 적용을 받습니다.
출력: 차등 HSTL 클럭 출력은 두 개의 단일 엔드 출력을 사용하여 구현되며 차등 제한이 아닌 단일 엔드 패드 배치 규칙을 준수해야 합니다.
차등 HSTL 전용 클럭:
입력: 차등 HSTL 클럭 입력은 전용 차동 버퍼(VREF 연결 없음)를 사용합니다. 따라서 차등 HSTL 입력은 단일 엔드 신호에 영향을 미치는 패드 배치 규칙의 적용을 받지 않습니다. 또한 차등 HSTL 클럭 입력은 그렇지 않음 LVDS와 같은 다른 차등 신호에 적용되는 패드 배치 규칙의 적용을 받습니다.
출력: 차등 HSTL 클럭 출력은 두 개의 단일 엔드 출력을 사용하여 구현되며 차등 제한이 아닌 단일 엔드 패드 배치 규칙을 준수해야 합니다.
차등 SSTL 전용 클럭:
입력: 지원되지 않습니다.
출력: 차등 SSTL 전용 클럭 출력은 차등 HSTL 클럭 출력과 동일하게 구현됩니다. 자세한 내용은 위 를 참조하십시오.
차등 SSTL/HSTL 비 전용 I/Os:
일반 IO(의사 차이라고도 함)에 대한 차등 HSTL 또는 SSTL 지원은 두 개의 단일 엔드 HSTL 또는 SSTL 입력 또는 출력을 사용하여 구현됩니다. 또한 이러한 신호는 실제로 차이를 에뮬레이트하는 여러 개의 단일 엔드 신호이기 때문에 이러한 신호는 단일 엔드 패드 배치 제한에 구속되며 차등 제한을 준수하지 않습니다.