문서 ID: 000084790 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2015-12-17

Cyclone V 장치의 차등 핀을 향해 크로스토크와 SSN의 비율을 줄이면 어떻게 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

첨부된 문서는 Cyclone® V 장치를 타겟팅할 때 Quartus® II 소프트웨어의 차등 핀으로 크로스토크 및 동시 스위칭 노이즈(SSN)의 백분율(%)과 백분율(%)을 줄이는 방법을 설명합니다.

 

해결 방법

 

관련 자료

관련 제품

이 문서는 다음 항목에 적용됩니다. 6 제품

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V ST SoC FPGA
Cyclone® V E FPGA
Cyclone® V SE SoC FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.