문서 ID: 000084806 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-06-28

Arria V, Cyclone V 및 Stratix V 장치의 DDR2 및 DDR3 인터페이스에 대한 가능한 교정 오류

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    이 문제는 DDR2 및 DDR3 제품에 영향을 미칩니다.

    특정 장치 및 보드 왜곡 조합이 발생할 수 있습니다. 교정 실패. 교정 실패 시 EMIF 디버그 툴킷은 다음 오류를 보고할 수 있습니다.

    Error: Read Calibration - No working DQSen phase found

    이 오류는 교정 루틴이 실패했음을 나타낼 수 있습니다. DQS를 완료하여 교정을 활성화합니다.

    이 문제는 DDR3 인터페이스에서 발생할 가능성이 더 높습니다. 667 MHz 이상 주파수로 작동합니다.

    해결 방법

    이 문제의 해결 방법은 장치 패치를 다운로드하는 것입니다. 여기에서 사용할 수 있습니다: http://www.altera.com/support/kdb/solutions/rd06202012_726.html.

    이 문제는 향후 버전에서 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    Arria® V FPGA 및 SoC FPGA
    Cyclone® V FPGA 및 SoC FPGA
    Stratix® V FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.