문서 ID: 000084847 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-05-05

Altera® PLL 재구성 메가 함수에서 읽기가 실패하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Altera® PLL 재구성 메가 기능의 Avalon®-MM 슬레이브 포트에서 읽기를 수행할 때 mgmt_waitrequest Avalon 인터페이스 사양(PDF)에 지정된 대로 올바르게 어설션되지 않아 Avalon-MM 마스터가 잘못된 데이터를 읽게 됩니다.

    해결 방법

    Quartus® II 12.0sp2, 2.dp9d용 패치는 아래 링크에서 다운로드할 수 있습니다.

    이 패치는 관련 솔루션 "Quartus® II 소프트웨어 버전 12.0sp2에서 Stratix®V, Arria®V 및 Cyclone®V 장치의 알려진 소프트웨어 문제를 어떻게 해결합니까?"에서 사용할 수 있는 dp9 패치를 설치한 후 설치해야 합니다.

    이 문제는 Quartus®II 소프트웨어의 12.1sp1 버전에서 해결되었으며 장치는 12.0sp2로 패치됩니다.

    관련 자료

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 15 제품

    Arria® V SX SoC FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.