문서 ID: 000084869 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

32비트 Avalon-MM 슬레이브 구성 요소를 사용하여 SOPC 빌더의 PCIe 64비트 Avalon 마스터를 읽을 때 두 액세스 주소 간에 바이티너블 신호가 전환되지 않는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

SOPC Builder의 버그로 인해 두 읽기 트랜잭션 간에 바이테너블이 변경되지 않습니다.
PCIe® 마스터는 슬레이브(예: 32/16/8비트 Avalon 슬레이브)보다 버스 폭이 넓습니다.

이 문제는 Quartus에 존재합니다.® SOPC 빌더를 사용한 II 소프트웨어 설계.

이 문제를 해결하려면 Avalon 추가할 수 있습니다.®-PCIe Master와 슬레이브 사이의 MM 파이프라인 브리지.

이 문제는 Qsys에서 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.