문서 ID: 000084887 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

로직 셀에서 구현할 때 내 추론된 추억이 예기치 않은 쓰기 중 읽기 동작을 갖는 이유는 무엇입니까?

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어 버전 11.1 이후의 문제로 인해 HDL 코드에서 유추된 메모리가 RAM에서 로직 셀로 변환된 경우 읽기 중 읽기 동작이 잘못되었을 수 있습니다. 자동 RAM에서 로직 셀 변환 옵션을 켜면 메모리가 변환될 수 있습니다.

해결 방법

이 문제를 방지하려면 자동 RAM을 로직 셀 변환 옵션으로 끕니다.

추론된 RAM은 합성 특성을 logic에 설정 ramstyle 하여 로직 셀에서 여전히 구현될 수 있습니다.

속성에 대한 ramstyle 자세한 내용은 Quartus II 핸드북의 Quartus II 통합 합성 장을 참조하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 29 제품

Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® FPGA
Stratix® GX FPGA
Arria® GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.