문서 ID: 000084896 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-02-26

mult_accum 기능을 추론할 때 두 번째 파이프라인 스로드 신호 레지스터를 DSP 블록에 포장할 수 없는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

고객이 mult_accum 모듈을 추론하면 로드 신호의 두 번째 파이프라인 레지스터가 DSP 블록에 포장될 수 없음을 알게 됩니다.  이는 타이밍 분석 결과에 영향을 미칩니다.

해결 방법

이 문제를 해결하려면 ALTMULT_ACCUM MegaCore®를 사용하여 레지스터 포장을 미리 구성하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

Arria® V FPGA 및 SoC FPGA
Stratix® V GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.