설명
M20K RAM은 클럭 크로싱 브리지 IP 구현을 위한 유일한 옵션이지만, 아래의 다음 지침에 따라 Quartus® Prime 소프트웨어가 클럭 크로싱 브리지 IP 구현에 MLAB을 사용하도록 지시할 수 있습니다.
altera_avalon_dc_fifo.v@Line 152:
부터: (* ramstyle="no_rw_check" *) reg [PAYLOAD_WIDTH - 1 : 0] mem [DEPTH - 1 : 0];
To:(* ramstyle="no_rw_check, MLAB" *) reg [PAYLOAD_WIDTH - 1 : 0] mem [DEPTH - 1 : 0];
해결 방법
M20K 및 MLAB 옵션은 Quartus® Prime 소프트웨어의 향후 릴리스에 추가될 예정입니다.