Altera® Quartus® II 소프트웨어 및 DDR, DDR2, DDR3 SDRAM 고성능 컨트롤러 IP 버전 7.0 ~ 9.1 메가위저드 생성 테스트벤치는 테스트벤치에 정의된 1회 단위로 지연되는 dm_delayed 신호를 사용합니다. 이 지연은 테스트벤치 파일에서 꺼내야 합니다.
이 문제는 Quartus II 소프트웨어 및 IP의 향후 버전에서 수정됩니다.
이 문제를 해결하려면 테스트벤치와 아래의 변경 내용에서 dm_delayed 검색하십시오.
wire[gLOCAL_DATA_BITS / DWIDTH_RATIO / gMEM_DQ_PER_DQS - 1:0] #(GATE_BOARD_CLK_DELAY * 1 1) dm_delayed;
받는 사람
wire[gLOCAL_DATA_BITS/ DWIDTH_RATIO/ gMEM_DQ_PER_DQS - 1:0] dm_delayed;