문서 ID: 000084935 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-06-30

Quartus® II 소프트웨어 v2.1 이전을 사용하여 플랫폼 디자이너의 플랫폼 디자이너에서 재구성 컨트롤러와 1G/10GbE 및 10GBASE-KR PHY IP 사이에 트랜시버 Stratix® reconfig_to/from_xcvr 포트를 연결할 수 없는 이유는 무엇입니까?

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어 v12.1 이전의 버그로 인해 플랫폼 디자이너의 플랫폼 디자이너에서 재구성 컨트롤러와 1G/10GbE 및 10GBASE-KR PHY IP 사이에 트랜시버 Stratix® reconfig_to/from_xcv r 포트를 연결할 수 없습니다.

해결 방법

이 문제를 해결하려면 트랜시버 재구성 컨트롤러와 1G/10GbE 및 10GBASE-KR PHY IP의 reconfig_t o/from_xcvr 포트를 내보내 RTL에 연결합니다.

이 문제는 Quartus II 소프트웨어 v13.0에서 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® V GX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.