문서 ID: 000084951 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-02

Stratix II 장치에서 QDR II SRAM 레거시 컨트롤러 읽기 캡처 레지스터에 대한 TimeQuest 동등한 SDC 제약 조건은 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Startix® II 장치에서 QDRII SRAM 레거시 컨트롤러 읽기 캡처에 해당하는 TimeQuest SDC 제약 조건은 다음과 같습니다.

set_max_delay -0.2 -from * -to resync*
set_min_delay -1.6 -from * -to resync*

Quartus® II 소프트웨어 정적 타이밍 분석(TAN)의 이러한 제약 조건은 다음과 같습니다.

set_instance_assignment -name SETUP_RELATIONSHIP "– 0.2 ns" -from * - resync*
set_instance_assignment -name HOLD_RELATIONSHIP "– 1.6 ns" -from * - resync*

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® II FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.