중요 문제
설명
결정적 지연 시간에서 ALTGX 메가기능을 구현하는 경우 모드, Quartus II 소프트웨어는 유사한 메시지를 생성할 수 있습니다. 다음:경고(10541): VHDL 신호 선언 경고 c4gx_test.vhd(62): 신호 "pll_reconfig_done"에 암시적 기본값 사용 신호가 값 또는 명시적 기본값을 할당하지 않았기 때문입니다. 값. 암시적 기본값을 사용하면 의도하지 않은 설계가 도입 될 수 있습니다. 최적화. 경고(10036): verilog HDL 또는 VHDL 경고(c4gx_test.vhd(142): 개체 "wire_receive_pcs0_signaldetect"은 값을 할당했지만 절대로 할당되지 않았습니다. 읽기
해결 방법
이러한 메시지를 안전하게 무시할 수 있습니다.