설명
설계에서 SLII 코어를 사용할 때 간헐적으로 SLII 코어 링크 문제가 발생할 수 있습니다.
SLII 코어의 잘못된 시작 시퀀스 때문일 수 있습니다. 맨 끝에 있는 SLII 코어가 구성되지 않은 상태에서 구성되는 근거리에 SLII 코어만 있는 경우, 가까운 끝 수신기가 일부 가비지 데이터를 수신하고 교육 프로세스를 손상시킬 수 있습니다. 따라서 링크가 위로 올라서는 안 됩니다.
해결 방법
리셋 신호는 가까운 끝부분 및 원단 장치의 SLII 코어가 구성된 후에만 어설션되도록 하십시오.
링크 업 문제가 여전히 발생하면 AN541: SerialLite II 하드웨어 디버깅 가이드 를 참조하십시오.