문서 ID: 000085064 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-10-01

N의 서로 다른 값에 대한 CRC(순환 중복 검사) 계산 시간 공식은 무엇입니까(n은 디비저 수인 경우)?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Cyclone® III, Cyclone IV, Cyclone V, Arria® II, Arria V, Stratix® IV 및 Stratix V 장치의 핸드북은 최대 및 최소 CRC 계산 시간을 보여줍니다. 최대 및 최소 CRC 계산 시간 사양은 각 장치 제품군 핸드북의 단일 이벤트 뒤집기(SEU) 완화 장을 참조하십시오.

최대 시간 및 최소 시간은 내부 발진기의 프로세스, 전압 및 온도(PVT) 변화뿐만 아니라 최소 디비저 및 최대 분할 설정에 따라 계산됩니다.

사용 가능한 디비저 설정은 다음과 같습니다.

1. Arria II 및 Stratix IV 장치: 1, 2, 3, 4, 5, 6, 7, 8
2. Cyclone III, Cyclone IV, Cyclone V, Arria V 및 Stratix V 장치: 0, 1, 2, 3, 4, 5, 6, 7, 8

디비저를 최소와 최대 사이로 설정하면 아래 해결 방법에서 제공하는 수식을 기준으로 CRC 계산 시간을 계산할 수 있습니다.

해결 방법

Arria II 및 Stratix IV 장치의 경우:
최대 시간(n) = 2^(n-8) * 최대 시간
최소 시간(n) = 2^(n-1) * 최소 시간

Cyclone III의 경우, Cyclone IV, Cyclone V, Arria V 및 Stratix V 장치:
최대 시간(n) = 2^(n-8) * 최대 시간
최소 시간(n) = 2^n * 최소 시간

관련 제품

이 문서는 다음 항목에 적용됩니다. 19 제품

Arria® II GX FPGA
Cyclone® V E FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V GT FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® II GZ FPGA
Cyclone® III FPGA
Cyclone® III LS FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.