문서 ID: 000085097 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-12-14

Altera PLL IP 신호가 동적 위상 편이의 게이트 레벨 시뮬레이션에서 어설션phase_done 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 15.0.2 및 이전 버전의 문제로 인해 phase_done PLL IP를 사용한 동적 위상 편이의 게이트 레벨 시뮬레이션에서 phase_en 펄스에 의한 위상 변이 후 주장Altera 수 없습니다.

    이 문제는 시뮬레이션에만 영향을 줍니다.

    해결 방법

    이 문제는 인텔® Quartus® Prime Standard 소프트웨어 버전 16.0에서 해결되었습니다

    관련 자료

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 15 제품

    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.