문서 ID: 000085107 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

읽기 또는 쓰기 요청 후 avl_ready 어설션을 해제하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    DDR3 UniPHY 분기 속도 컨트롤러를 사용하는 경우 읽기 또는 쓰기 요청 직후 avl_ready 낮아진다는 것을 알 수 있습니다. 이로 인해 컨트롤러의 읽기 및 쓰기 효율성이 저하됩니다.

    분기 속도 컨트롤러에는 버스트 크기가 1개 이상인 버스트 명령을 따라 avl_ready 해제하는 알려진 문제가 있습니다. 컨트롤러는 Avalon 명령 대기열을 지연시키는 한 주기 동안 avl_ready 해제합니다.

    해결 방법

    해결 방법은 버스트 크기를 사용하여 최대 효율성을 달성하거나 32 또는 64와 같은 더 큰 버스트 크기를 사용하여 한 사이클 실속의 효과를 최소화하는 것입니다.

    이 문제는 Quartus® II 소프트웨어의 향후 버전에서 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 8 제품

    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Stratix® IV E FPGA
    Stratix® III FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.