문서 ID: 000085143 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Cyclone III 장치에서 PLL 입력 클럭이 전환되지 않는 경우 수동 클럭 전환 및 수동 재정의가 올바르게 작동합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

아니요, 수동 클럭 전환 및 수동 재정의는 PLL 입력 inclk0 및 inclk1이 모두 Cyclone® III 장치에서 전환되는 경우에만 올바르게 작동합니다. PLL은 기본 클럭에서 보조 클럭으로 입력 클럭을 변경하려면 inclk0과 inclk1의 클럭 가장자리를 모두 필요로 합니다.

수동 클럭 전환을 지원하는 모든 장치 제품군에 적용됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 10 제품

Cyclone® III FPGA
Cyclone® II FPGA
Stratix® FPGA
Stratix® GX FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.