문서 ID: 000085146 콘텐츠 형태: 오류 메시지 마지막 검토일: 2012-08-21

오류: {instance_name}: 모듈에 연결되지 않은 클럭이 너무 많습니다({instance_name}.pll_ref_clk, {instance_name}.afi_half_clk_in). 연결되지 않은 시계는 하나만 허용됩니다.

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

MASTER Uniphy 기반 컨트롤러와 슬레이브 Uniphy 기반 컨트롤러를 연결하여 SOPC 빌더가 생성한 시스템에서 PLL 및 DLL을 공유하면 다음과 같은 오류 메시지가 발생합니다.

오류: {instance_name}: 모듈에 연결되지 않은 클럭이 너무 많습니다({instance_name}.pll_ref_clk, {instance_name}.afi_half_clk_in). 연결되지 않은 시계는 하나만 허용됩니다.

해결 방법

Uniphy PLL 공유는 SOPC Builder에서 지원된 적이 없습니다. Qsys를 사용하여 시스템을 생성합니다.

 

Quartus® II 소프트웨어 버전 11.0까지 시스템을 생성하고 RTL에서 pll_* 및 dll_* 신호를 수동으로 연결할 수 있습니다(연결하려면 GUI가 표시되지 않기 때문에).

 

Quartus II 소프트웨어 버전 11.0SP1에서 시작하여 RTL에서 수동으로 신호를 연결하여 PLL과 DLL을 공유하면 더 이상 작동하지 않습니다.

 

여러 컨트롤러 간에 PLL과 DLL을 공유하는 시스템을 생성하려면 Qsys를 사용해야 합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 8 제품

Stratix® IV GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® V GX FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® III FPGA
Stratix® V E FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.