Quartus® II 소프트웨어 버전 6.1 및 7.0에서는 아래 언급된 구성1 및 구성을 위한 2Gbps-3.125Gbps 범위의 데이터 속도에서 BASIC 모드에서 ALT2GXB Megawizard® 플러그인 관리자(deserializer 블록 폭이 두 배로 설정됨)를 구성할 수 없습니다.
구성1: PLD 인터페이스 너비=16, 8B/10B 및 속도 일치자가 사용됩니다.
구성2: PLD 인터페이스 너비=16, 8b/10b 없음, 속도 일치자 없음 및 바이트 주문 블록 없음.
이 데이터 속도 제한의 이유는 버전 6.1에서 ALT2GXB Megawizard에서 구성 1 및 구성 2에 대해 각각 최대 5Gbps 및 4Gbps의 최대 데이터 속도를 허용하기 때문입니다. '데이터 속도 분할 요소'에서 '/2' 옵션을 사용하는 경우(ALT2GXB Megawizard의 '일반' 화면에서) 구성1 및 구성 2Gbps의 경우 최대 2.5Gbps의 유효 데이터 속도를 달성할 수 있습니다2.
이 제한 사항은 Quartus II 소프트웨어 버전 7.1부터 시작됩니다.
따라서 위에서 언급한 구성에서 최대 3.125Gbps의 트랜시버 데이터 속도를 실행하려면 허용된 데이터 속도와 함께 Megawizard를 사용한 다음 ALT2GXB Megawizard에서 생성한 출력 .v/.vhd 파일에서 다음 매개변수를 수동으로 변경합니다.
cmu_pll_inclock_period
rx_cru_inclock_period
rx_data_rate
tx_data_rate
다음 예에서는 ALT2GXB Megawizard에서 생성한 verilog 파일의 구성1에 대해 3Gbps의 유효 데이터 속도를 얻기 위해 필요한 수정 사항을 보여줍니다.
단계 1: ALT2GXB 메가위저드 구성1을 설정합니다. 참조 클럭 입력 주파수를 125MHz로 설정합니다. 데이터 속도를 5Gbps로 설정합니다. '데이터 속도 분할 요소'를 2로 설정합니다. 이 설정에 따라 트랜시버는 2.5Gbps로 실행됩니다.
생성된 .v에는 다음과 같은 매개변수 값이 있습니다.
alt2gxb_component.cmu_pll_inclock_period = 8000
alt2gxb_component.rx_cru_inclock_period =8000
alt2gxb_component.rx_data_rate = 5000
alt2gxb.component.tx_data_rate =5000
2단계: 위 .v 파일을 편집합니다. 1단계에서 125MHz(5Gbps =125*40)를 사용했습니다. 최대 데이터 속도 6Gbps를 얻으려면 입력 참조 클럭 주파수를 150MHz(150*40 = 6Gbps)로 변경해야 합니다. 1단계에서 2의 '데이터 속도 분할 요소'를 사용했기 때문에 3Gbps의 효과적인 데이터 속도를 얻을 수 있습니다. 다음은 .v 파일에서 필요한 변경 사항입니다.
alt2gxb_component.cmu_pll_inclock_period = 6667
alt2gxb_component.rx_cru_inclock_period =6667
alt2gxb_component.rx_data_rate = 6000
alt2gxb.component.tx_data_rate =6000
-- 타사 도구의 기능적 verilog RTL 시뮬레이션의 경우 .vo 파일에서 다음 매개변수를 변경합니다.
nliOl.inclk1_period
nliOl.inclk2_period
nlilO.cruclk0_period
nlilO.cruclk1_period
nlilO.cruclk2_period
이 예에서는 위의 매개변수 값을 6667로 변경합니다(150MHz 입력 참조 클럭 반영).
