문서 ID: 000085150 콘텐츠 형태: 오류 메시지 마지막 검토일: 2013-08-27

오류: SERDES 수신기 또는 송신기 아톰의 enable0 입력 포트 "rx_0"는 빠른 PLL의 클럭 출력 포트에 의해 구동되어야 합니다.

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 10.0 SP1의 ALTLVDS_RX 메가 기능으로 외부 PLL 모드에서 rx_enable 핀을 std_logic_vector(0 다운토 0)로 잘못 설정합니다. corrrect 구문은 std_logic 합니다.

    해결 방법

    Quartus II 소프트웨어 버전 10.0 SP1에 대한 이 문제를 해결하기 위해 패치를 사용할 수 있습니다. 아래의 해당 링크에서 패치 1.114를 다운로드하고 설치하십시오.

    이 문제는 Quartus II 소프트웨어 버전 10.1에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    Stratix® IV E FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® III FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.