설명
Quartus® II 소프트웨어 버전 15.0 업데이트 2 이전의 자동 생성 타이밍 제약 문제로 인해 Arria® 10 경량 AXI 인터페이스를 통과하는 경로가 올바르게 타이밍 분석되지 않아 하드웨어에서 기능적인 문제가 발생할 수 있습니다.
해결 방법
이 문제를 피하려면 *altera_arria10_interface_generator*.sdc 파일의 다음 타이밍 할당에 대해 설명합니다.
set_false_path -through [get_pins -compatibility_mode *fpga_interfaces|hps2fpga_light_weight*aw_ready]
set_false_path -through [get_pins -compatibility_mode *fpga_interfaces|hps2fpga_light_weight*aw_valid]
set_false_path -through [get_pins -compatibility_mode *fpga_interfaces|hps2fpga_light_weight*w_ready]
set_false_path -through [get_pins -compatibility_mode *fpga_interfaces|hps2fpga_light_weight*w_valid]
set_false_path -through [get_pins -compatibility_mode *fpga_interfaces|hps2fpga_light_weight*ar_ready]
set_false_path -through [get_pins -compatibility_mode *fpga_interfaces|hps2fpga_light_weight*ar_valid]
이 문제는 Quartus II 소프트웨어의 향후 릴리스에서 해결될 예정입니다.